Cadence Certus 新品亮相!助力全芯片并行优化和签核速度提高 10 倍
judy-- 周三, 10/12/2022 - 10:51
该解决方案支持无限容量,胜任大型芯片设计项目,与目前其他的方法和流程相比,最多可将生产力提高 10 倍。
该解决方案支持无限容量,胜任大型芯片设计项目,与目前其他的方法和流程相比,最多可将生产力提高 10 倍。
对于大规模的芯片设计,自上而下是三维集成电路的一种常见设计流程。在三维布局中,可以将原始二维布局中相距较远的模块放到上下两层芯片中